首页-科学研究_学术预告

学术报告 - 基于VHDL的并行逻辑模拟系统研究与实现

发布日期:  2010/06/02  刘华   浏览次数: 部门: 未知   返回

计算机学院学术论坛报告
Academic Forum on Computer Science and Technology
第  59  期

 


主题报告:基于VHDL的并行逻辑模拟系统研究与实现

报 告 人:         吴   悦    教授

报告时间:    10月 31日(周五)15:00~16:30

报告地点:    上海大学延长校区行健楼707室

摘        要:在使用硬件描述语言设计数字电路的过程中,模拟是一个非常重要的环节。随着集成电路设计规模和复杂度的不断增长,传统的串行模拟方法日益成为设计中的瓶颈。并行模拟由于在提高模拟速度方面具有巨大的潜力,得到了越来越多的关注。在本次报告中,吴悦教授将重点介绍并行逻辑模拟的发展现状和关键技术,并结合其近几年从事的本领域相关项目,与到会的教师和同学一起探讨并行模拟课题组取得的进展和系列成果……

报告人简介:吴悦教授,工学博士。现担任计算机学院副院长、中国计算机学会教育专业委员会常委,上海大学侨联主席,上海市闸北区人大常委。 她先后主持和完成了多项科研项目,其中包括国家重点基础研究项目(973)子项目、上海市科委国际合作美国AM基金项目、上海市教委科学发展基金项目、上海市教委重点课程建设项目、上海大学微电子研究中心项目等。近五年来,在国内杂志和国际会议上发表了20多篇科学研究论文,获授权发明专利1项,获得省部科技进步奖2项,并获得宝钢优秀教师、上海市三八红旗手等荣誉称号。


上一条:学术报告 - The Interactive City

下一条:学术报告 - 认识世界的第三种方式——仿真